【雑談】ハードウェア〔インターフェース(2)〕(2)

インターフェース(2)
〔シリアルインターフェース〕

(つづき)
シリアルの高速化には平衡伝送に加え、回路側の進歩も不可欠でしたね。
現実的にはどうなっているのかわかりませんが、PLL回路が受信チップの中に入っていて、受信信号の変化点にクロックを同期しているはずです。
外付けVCOのないチップがありますよね。かつて水晶のVCOを使い苦労した回路は必要ないということでしょうか？
ただ、映像信号用では1.5Gbpsで、水晶のVCOを使っていましたね。(VFOの周辺パターンには気を使います)
シリアル通信のデータビットの確定方法には３通りあって、今述べた「PLL」と他に「同期」「非同期」式がありますね。
「同期」式は筐体外部に出すことはあまりないようですが、I2C,SPIなど基板内でチップ間の制御・データ通信に使われることが多いようです。
回路的に単純でハード負担が少ないですが、MPUチップ内に専用回路があるものが多く、ピン配置が指定されがちのようです。
「非同期」式は通常「調歩同期」と呼ばれ、MPUの内部クロックでサンプリングをして、”1″,”0″の変化判定をするもので、レートを設定した上にサンプリングクロックの複数クロックをかけて”１ビット”を判定するので、低速でしか使えません。
「PLL」方式以外は、いずれも低速で使用されていますね。
チップの中にPLL回路が入ってしまったことのメリットは大きかったということですね。
技術革新に感謝!!　〔開発した方々は大変だったでしょうね。〕
というわけで、今回はこれにて御開き。

※内容の真偽については保証いたしかねますので、ご自分でお調べください。